Üye Girişi
Bağlan Google+ ile Bağlan Facebook ile Bağlan
Yeni Kayıt
Tüm Forumlar
  • Tüm Forumlar
  • Web Tasarım - Programlama
  • Yazılım Geliştirme
  • Delphi / C++ /Vb
  • Bu Konuda
Şimdi Ara

nasıl çalısır

Sıcak Fırsatlarda Tıklananlar
Editörün Seçtiği Fırsatlar
Daha Fazla
Bu Konudaki Kullanıcılar: Daha Az
1 Misafir - 1 Masaüstü
5 sn
1
Cevap
0
Favori
770
Tıklama
Daha Fazla
İstatistik
  • Konu İstatistikleri Yükleniyor
Konuya Özel
0 oy
Öne Çıkar
Cevapla
Sayfa: 1
Giriş
Mesaj
  • module jk_ff(t,clock,reset,q,qb);
    input t,clock,reset;
    output reg q,qb;
    always@(posedge clock)
    begin
    case({reset,t})
    2'b00 :q=q;
    2'b01 :q=~q;
    default: q=0;
    endcase
    qb<=~q;
    end
    endmodule


    module main(t,clock,reset,q,qb);
    input t,clock, reset;
    output [3:0]q,qb;
    wire x1,x2;
    jk_ff f1(t,clock, reset,q[0],qb[0]);
    jk_ff f2(q[0],clock, reset,q[1],qb[1]);
    and A1(x1,q[0],q[1]);
    jk_ff f3(x1,clock, reset,q[2],qb[2]);
    and A2(x2,q[2],x1);
    jk_ff f4(x2,clock, reset,q[3],qb[3]);
    endmodule


    arkadaslar çalışma mantıgı normal ide ler gibi değil parelel çalışıyor mantıgı tam oturmadı konu hakkında bilgisi olanlar yardımcı olabilirmi?



    • 
Sayfa: 1

Benzer içerikler

- x
Bildirim
mesajınız kopyalandı (ctrl+v) yapıştırmak istediğiniz yere yapıştırabilirsiniz.
Hizmet kalitesi için çerezleri kullanabiliriz. DH’ye girerek kullanım izni vermiş sayılırsınız.
Anladım Veri Politikamız